相联存储器与传统存储器的区别

设置高速缓冲存储器和虚拟存储器的目的、理论依据分别是什么？

设置高速缓冲存储器和虚拟存储器的目的、理论依据分别是什么？

设置高速缓冲存储器和虚拟存储器的目是为了解决CPU和主存之间的速度匹配问题。　　理论依据：　　高速缓冲存储器,是位于CPU与主存间的一种容量较小但是速度很高的存储器.采用Cache的理由是由于CPU的速度远高于主存,CPU直接从内存中存取数据要等待一定时间周期,Cache中保存着CPU刚用过或循环使用的一部分数据。　　当CPU再次使用该部分数据时可从Cache中直接调用,这样就减少了CPU的等待时间,提高了系统的效率.Cache又可以分为一级Cache(L1 Cache)和二级Cache(L2 Cache)。

cache存储器组织有哪三种,哪种最好？

Cache 存储器其一般组织方式主要有三种，分别是：①全相联②直接映射和③组相联。
全相联最灵活但是实现比较复杂。直接映射比较容易实现，但是可能产生快速抖动。组相联则是前两者的一个折衷。
所以组相联是这三种里面最好的一种组织。

计算机组织原理知识点？

一.冯诺依曼体系
1.采用二进制表示信息
2.采用存储程序工作方式
3.计算机硬件系统由：运算器，控制器，存储器，输入设备，输出设备 组成
二.计算机主要性能指标
1.基本字长
2.运算速度 (时钟频率，IPS等)
3.数据通路宽度和数据传输率： 数据传输率 总线位数/8*时钟频率
4.存储容量
5.外围设备配置
6.软件配置
三.常见寻址方式
1.立即寻址
2.直接寻址 (A)
3.寄存器寻址 R
4.间接寻址 @
5.寄存器间址 (R) (R) , -(R)
6.变址寻址 X(R) PC R
7.基址寻址
8.基址加变址方式
9.相对寻址 X(PC) PC (PC)
10.页面寻址
11.堆栈寻址
四.CPU基本组成
1.运算部件
2.寄存器组
3.微命令产生部件
4.时序系统
5.内部通路结构
五.主机与外设连接模式
1.辐射型
2.总线型
3.通道型
六.规格化浮点加减运算
1.判零等，看是否能简化。
2.对阶，小阶向大阶对齐，尾数右移
3.尾数相加减
3.结果规格化： |M| gt 1 右规 |M| lt 1/2 左规
七.CPU信息传送方式
1.直接程序传送方式
2.程序中断传送方式
方式
八.存储器分类
（1）按物理存储机制(存储介质)分
1.半导体存储器
lt1gt静态存储器 ：双稳态触发器。 需电源 。 适用做Cache及主存
lt2gt动态存储器 ：电容 。 需动态刷新，因为电荷会泄漏 。 适用做主存
2.磁表面存储器 。 适用做外存
（2）按存储方式分
1.随机存取(RAM) ：可按地址随机访问任意存储单元，读写时间与位置无关
2.顺序存取(SAM) ：按记录块组织，顺序存放的，访问时间与信息存放位置有关
3.直接存取(DAM) ：先将读写部件指向某一区域，再在该区域进行顺序查找，读写时间与位置有关
（3）按读写特性
lt1gt只读型
lt2gt一次写入型
lt3gt可擦除/重写型
九.存储器关键特性
1.存储容量
2.存取时间 TA
3.存取周期 TM
4.数据传输率 DTR WIDTH/TM （bps）
十.动态存储器刷新
1.集中刷新方式
2.分散刷新方式
3.异步刷新方式 按行数决定所需刷新周期数，并分散在2ms周期中
十一.磁记录方式
1.不归零-1制 (NRZ1) ： 写1则翻转
2.调相制 (PM) ： 写0在位单元中间产生负跳变，否则正跳变，连续两位相同交界处变向
3.调频制 (FM) ： 每次交界处都变向，写0则位单元中间不变，写1位单元中间变向
4.改进型调频制 (M^2F) ： 与调频制基本一样，只是只有在0,0交界处变向
5.群码制 (GCR)
十二.磁表面存储器的校验
1.海明校验 ：分组进行奇偶校验，码距为d时，可检查出2(d-1)位错 或 检测并纠正1位错。 适用于快速自动纠错
2.循环校验码CRC ： 。 适用于位数多，大量数据
lt1gt将待编码k位有效信息M(x)左移r位，得M(x)*x^r
lt2gt选取r 1位的生成多项式G(x),做mod2除
M(x)*x^r/G(x) Q(x) R(x)/G(x)
lt3gtmod2加 : M(x)*x^r R(x) 得出循环校验码
十三.Cache地址映像
1.直接映像
2.全相联映像
3.组相联映像
替换算法： FIFO,LRU
十四.虚拟存储器
1.页式
2.段式
3.段页式，结合上述两种
十五.串行接口与并行接口
1.串行接口： 接口与外部设备串行，接口与系统总线并行，除非指定串行
2.并行接口： 接口与外部设备，系统总线皆并行
十六.向量中断与非向量中断
1.向量中断： 直接依靠硬件来确定中断程序入口地址
2.非向量中断： 执行软件，用查询方式确定入口地址
十七.中断响应过程
关中断 -gt 保存断点 -gt 获取服务程序入口地址 -gt 转向程序运行状态
十八.DMA初始化信息
1.外设寻址信息
2.控制字
3..主存缓冲区首址
4.交换量
十九.总线
总线是指一组能为多个部件分时共享的信息传送线。
二十.组合逻辑控制方式和微程序控制方式
1.组合逻辑控制方式： 微命令由组合逻辑电路产生
优： 速度快
劣： 设计不规整，不易修改或扩展
2.微程序控制方式：
lt1gt一条微指令由多条微命令组成，控制一步操作
lt2gt一段微程序由多条微指令组成，执行一条机器指令
lt3gt微程序存储在控制存储器中，需要时取出执行
优： 结构简化规整，易于修改或扩展，可靠性高
劣： 速度慢